6/26 日月光ASEと台積電TSMC、パネルレベルパッケージングで連携か 「310×310」が鍵となるサイズ
- Guest
- 2025年6月26日
- 読了時間: 1分
パネルレベルパッケージング（PLP）は、「円を四角に変える（化圓為方）」という構造上の特性により、コストパフォーマンスの面で優位性を有している。この技術に対し、国際的なGPU大手企業が強い関心を示しており、現在台積電TSMCが主力として展開しているウエハーレベルのCoWoS（Chip-on-Wafer-on-Substrate）技術に続く、次世代AIチップ向け先進パッケージングの新たな主流技術となる可能性がある。
日月光ASEグループは、自社のPLP技術について、サイズを「310ミリメートル×310ミリメートル」に統一していると公式に表明しており、業界ではこの発言をもって、台積電が水面下で進めているとされるCoPoS（Chip-on-Panel-on-Substrate）仕様に歩調を合わせたものとする見方が強まっている。これにより、台積電と日月光という台湾を代表する半導体大手2社が、先進パッケージング・テスト工程において協力体制を築きつつあるとの期待が高まっている。