0413 SiPh量産の鍵握る「Insertion 2」試験ボトルネック

AIの計算能力需要の拡大に伴い、高速伝送の効率は限界まで押し上げられている。その中で、2026年はシリコンフォトニクス（SiPh）および光学共同パッケージ（CPO）が本格的な量産展開へと移行する重要な元年と位置づけられており、業界にとっては新たな競争領域として急速に戦略的投資が進められている。

AI需要の急拡大を背景に、シリコンフォトニクス（SiPh）とCPOは2026年に量産フェーズへ移行する見通しであり、業界の主戦場となっている。しかし量産の成否は、半導体テスト工程、特に「Insertion 2」と呼ばれるウエハレベルの光電統合試験に大きく依存している。この工程では電気信号と光信号の試験条件差により自動化が困難で、測定精度・速度ともに課題が残る最大のボトルネックとなっている。TSMCのSoIC技術によるEICとPICの積層構造では、両面試験が必須となり、さらに難易度が上昇している。現在、AdvantestやTeradyne、FormFactor、旺矽などが自動化ソリューション開発を加速している。一方、前後工程（Insertion 1・3）は比較的成熟しており、実装後の不良検出コスト増大を背景に「テストの前倒し（Shift-Left）」が重要性を増している。ただし、Insertion 2の技術的突破が遅れた場合、初期量産では同工程を省略し、歩留まりやコストを犠牲にしつつ量産を優先する可能性も指摘されている。

（感謝参考）矽光子量產壓力落晶圓測試鏈　「上電下光」結構成關鍵